驱动、bootloader、文件系统

嵌入式 SoC 与接口 21:Cache、一致性与可见性

展开合集目录
  1. 嵌入式 SoC 与接口 01:从摄像头框图认识 SoC
  2. 嵌入式 SoC 与接口 02:电平、地与逻辑阈值
  3. 嵌入式 SoC 与接口 03:差分、阻抗、端接与信号完整性
  4. 嵌入式 SoC 与接口 04:PMIC、供电时序与掉电行为
  5. 嵌入式 SoC 与接口 05:晶振、PLL、时钟树与跨时钟域
  6. 嵌入式 SoC 与接口 06:复位域、看门狗与故障恢复
  7. 嵌入式 SoC 与接口 07:ADC、DAC、参考电压与采样
  8. 嵌入式 SoC 与接口 08:MCU、MPU、SoC 与操作系统
  9. 嵌入式 SoC 与接口 09:CPU、异常、中断与多核
  10. 嵌入式 SoC 与接口 10:GPU:并行计算、图形与数据搬运
  11. 嵌入式 SoC 与接口 11:DSP:滤波、FFT、定点数与饱和
  12. 嵌入式 SoC 与接口 12:NPU:张量计算、片上存储与 TOPS
  13. 嵌入式 SoC 与接口 13:ISP:从传感器 RAW 到可用图像
  14. 嵌入式 SoC 与接口 14:视频编解码器与图像加速器
  15. 嵌入式 SoC 与接口 15:Boot ROM、Bootloader 与系统启动
  16. 嵌入式 SoC 与接口 16:NOR、NAND、擦写与 ECC
  17. 嵌入式 SoC 与接口 17:eMMC:总线模式、内部管理与分区
  18. 嵌入式 SoC 与接口 18:安全启动、固件签名与 A/B 升级
  19. 嵌入式 SoC 与接口 19:寄存器、地址空间与 MMIO
  20. 嵌入式 SoC 与接口 20:SRAM、DDR、带宽与延迟
  21. 嵌入式 SoC 与接口 21:Cache、一致性与可见性
  22. 嵌入式 SoC 与接口 22:DMA、描述符与环形缓冲
  23. 嵌入式 SoC 与接口 23:MMU、IOMMU 与三种地址
  24. 嵌入式 SoC 与接口 24:AXI、AHB、APB 与片内互连
  25. 嵌入式 SoC 与接口 25:零拷贝、dma-buf 与缓冲生命周期
  26. 嵌入式 SoC 与接口 26:共享内存、Mailbox 与核间通信
  27. 嵌入式 SoC 与接口 27:GPIO、Pinmux、上下拉与引脚状态
  28. 嵌入式 SoC 与接口 28:UART、RS-232 与 RS-485
  29. 嵌入式 SoC 与接口 29:I²C:地址、ACK、重复起始与上拉
  30. 嵌入式 SoC 与接口 30:SPI、QSPI 与 Flash 访问
  31. 嵌入式 SoC 与接口 31:定时器、PWM、输入捕获与编码器
  32. 嵌入式 SoC 与接口 32:I²S、PCM、TDM 与音频时钟
  33. 嵌入式 SoC 与接口 33:CAN 与 CAN FD:仲裁、帧和错误状态
  34. 嵌入式 SoC 与接口 34:USB:角色、端点、传输类型与 UVC
  35. 嵌入式 SoC 与接口 35:SD 与 SDIO:存储卡和外设功能
  36. 嵌入式 SoC 与接口 36:Ethernet:MAC、PHY、MDIO 与吞吐
  37. 嵌入式 SoC 与接口 37:PCIe:链路、枚举、BAR、中断与 DMA
  38. 嵌入式 SoC 与接口 38:MIPI 全景:CSI、DSI 与 PHY
  39. 嵌入式 SoC 与接口 39:摄像头接入:供电、复位、MCLK 与配置
  40. 嵌入式 SoC 与接口 40:CSI-2:数据类型、虚拟通道与带宽预算
  41. 嵌入式 SoC 与接口 41:显示链路:DSI、RGB、LVDS 与 HDMI
  42. 嵌入式 SoC 与接口 42:设备树、probe、IRQ 与资源生命周期
  43. 嵌入式 SoC 与接口 43:实时性、中断延迟与优先级反转
  44. 嵌入式 SoC 与接口 44:万用表、示波器、逻辑分析仪与 JTAG
  45. 嵌入式 SoC 与接口 45:综合排障:无图、花屏、丢帧与 NPU 慢
  46. 嵌入式 SoC 与接口 46:选修:Wi-Fi、Bluetooth 与蜂窝通信
  47. 嵌入式 SoC 与接口 47:选修:工业以太网、EtherCAT 与 TSN
  48. 嵌入式 SoC 与接口 48:选修:FPGA、流水线与时序约束
  49. 嵌入式 SoC 与接口 49:选修:长距离视频 SerDes 与 A-PHY
  50. 嵌入式 SoC 与接口 50:选修:温度、功耗、EMC 与长期可靠性
嵌入式 SoC 与接口 21:Cache、一致性与可见性的封面

第 21 / 50 课 · 核心课程。返回课程合集。

CPU 看见的新值不一定已被设备看见

CPU 可以在 cache 中修改数据,而 DDR 中仍保留旧副本。非一致性设备读取内存时未必自动观察到 CPU 最新修改;反过来设备写入后,CPU 也可能继续使用旧缓存行。

多核硬件缓存一致性与 CPU—设备一致性不是同一个承诺。即使平台声明 coherent,也仍需要遵守提交顺序与缓冲所有权,不能让生产者修改消费者正在读取的内容。

同步动作必须匹配方向与阶段

Linux DMA API 按平台处理映射与同步,驱动应使用正确方向,并在 CPU 和设备之间转交所有权。不要手写一段通用 cache flush 就认为适用于所有体系结构。

cache line 往往比业务字段大。两个独立对象共享一行时,清理或失效操作可能影响相邻对象;对齐约束与共享粒度需要考虑。多核中的 false sharing 还可能让本来无关的频繁更新互相干扰。

可见不等于有序

“看到完成标志”应保证对应数据也已按协议发布。release/acquire、设备屏障和 DMA 同步各自作用于不同边界,不能互相代替。先画状态转换,才知道哪一方可以在何时访问哪块数据。

Cache、一致性与可见性:CPU cache、所有权转移、设备可见性

练习与参考结论

离线模型设置 CPU cache=新值、内存=旧值,观察设备读取结果;再模拟归还给 CPU 前的同步。模型不模拟真实 cache 指令,只揭示两份副本与所有权。

参考检查:提交后 CPU 不继续改输入,完成后设备不继续写已交给 CPU 的输出,缓冲再次提交前所有消费者都已释放。

配套代码

下载包包含独立运行所需文件,使用 Python 标准库;这里验证机制和计算,不代表开发板测量结果。

运行本课机制与计算示例

查看完整代码:main.py
"""两份副本的教学模型,不模拟真实 cache 指令或 DMA API。"""


class Buffer:
    def __init__(self):
        self.memory = 0
        self.cache = 0
        self.owner = "CPU"

    def cpu_write(self, value):
        if self.owner != "CPU":
            raise RuntimeError("device owns buffer")
        self.cache = value

    def hand_to_device(self):
        self.memory = self.cache
        self.owner = "DEVICE"

    def device_write(self, value):
        if self.owner != "DEVICE":
            raise RuntimeError("CPU owns buffer")
        self.memory = value

    def hand_to_cpu(self):
        self.cache = self.memory
        self.owner = "CPU"


def main():
    buffer = Buffer()
    buffer.cpu_write(42)
    assert buffer.memory == 0
    buffer.hand_to_device()
    assert buffer.memory == 42
    try:
        buffer.cpu_write(99)
    except RuntimeError:
        pass
    else:
        raise AssertionError("ownership check missing")
    buffer.device_write(84)
    assert buffer.cache == 42
    buffer.hand_to_cpu()
    assert buffer.cache == 84
    print(
        "stale memory/cache demonstrated; synchronized ownership result:", buffer.cache
    )


if __name__ == "__main__":
    main()
下载代码

在项目根目录执行;下载包解压后,在解压目录执行 python3 main.py。

cd 'content/posts/驱动、bootloader、文件系统/嵌入式SoC与接口/21-Cache、一致性与可见性/code' && python3 main.py

延伸阅读

上一课:SRAM、DDR、带宽与延迟 · 下一课:DMA、描述符与环形缓冲