Lucas. 技术手记

驱动、bootloader、文件系统

嵌入式 SoC 与接口 20：SRAM、DDR、带宽与延迟

Lucas3 分钟阅读
合集 · 嵌入式 SoC 与接口：从芯片框图到系统调试已发布 50 篇
展开合集目录
  1. 嵌入式 SoC 与接口 01：从摄像头框图认识 SoC
  2. 嵌入式 SoC 与接口 02：电平、地与逻辑阈值
  3. 嵌入式 SoC 与接口 03：差分、阻抗、端接与信号完整性
  4. 嵌入式 SoC 与接口 04：PMIC、供电时序与掉电行为
  5. 嵌入式 SoC 与接口 05：晶振、PLL、时钟树与跨时钟域
  6. 嵌入式 SoC 与接口 06：复位域、看门狗与故障恢复
  7. 嵌入式 SoC 与接口 07：ADC、DAC、参考电压与采样
  8. 嵌入式 SoC 与接口 08：MCU、MPU、SoC 与操作系统
  9. 嵌入式 SoC 与接口 09：CPU、异常、中断与多核
  10. 嵌入式 SoC 与接口 10：GPU：并行计算、图形与数据搬运
  11. 嵌入式 SoC 与接口 11：DSP：滤波、FFT、定点数与饱和
  12. 嵌入式 SoC 与接口 12：NPU：张量计算、片上存储与 TOPS
  13. 嵌入式 SoC 与接口 13：ISP：从传感器 RAW 到可用图像
  14. 嵌入式 SoC 与接口 14：视频编解码器与图像加速器
  15. 嵌入式 SoC 与接口 15：Boot ROM、Bootloader 与系统启动
  16. 嵌入式 SoC 与接口 16：NOR、NAND、擦写与 ECC
  17. 嵌入式 SoC 与接口 17：eMMC：总线模式、内部管理与分区
  18. 嵌入式 SoC 与接口 18：安全启动、固件签名与 A/B 升级
  19. 嵌入式 SoC 与接口 19：寄存器、地址空间与 MMIO
  20. 嵌入式 SoC 与接口 20：SRAM、DDR、带宽与延迟
  21. 嵌入式 SoC 与接口 21：Cache、一致性与可见性
  22. 嵌入式 SoC 与接口 22：DMA、描述符与环形缓冲
  23. 嵌入式 SoC 与接口 23：MMU、IOMMU 与三种地址
  24. 嵌入式 SoC 与接口 24：AXI、AHB、APB 与片内互连
  25. 嵌入式 SoC 与接口 25：零拷贝、dma-buf 与缓冲生命周期
  26. 嵌入式 SoC 与接口 26：共享内存、Mailbox 与核间通信
  27. 嵌入式 SoC 与接口 27：GPIO、Pinmux、上下拉与引脚状态
  28. 嵌入式 SoC 与接口 28：UART、RS-232 与 RS-485
  29. 嵌入式 SoC 与接口 29：I²C：地址、ACK、重复起始与上拉
  30. 嵌入式 SoC 与接口 30：SPI、QSPI 与 Flash 访问
  31. 嵌入式 SoC 与接口 31：定时器、PWM、输入捕获与编码器
  32. 嵌入式 SoC 与接口 32：I²S、PCM、TDM 与音频时钟
  33. 嵌入式 SoC 与接口 33：CAN 与 CAN FD：仲裁、帧和错误状态
  34. 嵌入式 SoC 与接口 34：USB：角色、端点、传输类型与 UVC
  35. 嵌入式 SoC 与接口 35：SD 与 SDIO：存储卡和外设功能
  36. 嵌入式 SoC 与接口 36：Ethernet：MAC、PHY、MDIO 与吞吐
  37. 嵌入式 SoC 与接口 37：PCIe：链路、枚举、BAR、中断与 DMA
  38. 嵌入式 SoC 与接口 38：MIPI 全景：CSI、DSI 与 PHY
  39. 嵌入式 SoC 与接口 39：摄像头接入：供电、复位、MCLK 与配置
  40. 嵌入式 SoC 与接口 40：CSI-2：数据类型、虚拟通道与带宽预算
  41. 嵌入式 SoC 与接口 41：显示链路：DSI、RGB、LVDS 与 HDMI
  42. 嵌入式 SoC 与接口 42：设备树、probe、IRQ 与资源生命周期
  43. 嵌入式 SoC 与接口 43：实时性、中断延迟与优先级反转
  44. 嵌入式 SoC 与接口 44：万用表、示波器、逻辑分析仪与 JTAG
  45. 嵌入式 SoC 与接口 45：综合排障：无图、花屏、丢帧与 NPU 慢
  46. 嵌入式 SoC 与接口 46：选修：Wi-Fi、Bluetooth 与蜂窝通信
  47. 嵌入式 SoC 与接口 47：选修：工业以太网、EtherCAT 与 TSN
  48. 嵌入式 SoC 与接口 48：选修：FPGA、流水线与时序约束
  49. 嵌入式 SoC 与接口 49：选修：长距离视频 SerDes 与 A-PHY
  50. 嵌入式 SoC 与接口 50：选修：温度、功耗、EMC 与长期可靠性
嵌入式 SoC 与接口 20：SRAM、DDR、带宽与延迟的封面

第 20 / 50 课 · 核心课程。返回课程合集。

容量、延迟和吞吐是不同维度

SRAM 常用于低延迟片上存储，DDR 提供较大容量，但访问受到控制器、行状态、读写切换与竞争影响。一个大块顺序传输的 GB/s 不能直接预测随机小访问的等待时间。

缓冲尺寸应包含 stride、平面、对齐和保留帧数。图像的有效像素字节数是起点，不是实际分配大小。三重缓冲可以缓解生产消费不同步，也增加占用并可能增加排队延迟。

为每一次读写记账

一帧被 ISP 写入、CPU 读出再写成 RGB、NPU 再读取，可能产生多次完整传输。一次 CPU memcpy 本身通常至少涉及源读和目标写。真正流量还受缓存、写分配、压缩和硬件内部通路影响。

多模块各自单测都快，同时启用却下降，可能是共享 DDR 或互连竞争。此时降低重复搬运、调整布局或流水线，可能比单纯增加计算频率更有效。

SRAM、DDR、带宽与延迟：帧与缓冲、多次读写、共享带宽

练习与参考结论

代码以 NV12 和 RGB888 为例计算有效帧大小，以及假设每秒 30 帧、多次读写时的流量。明确结果使用十进制 MB/s。

板端给每段画读写箭头，结合平台计数器或测量验证。对齐、缓存与 QoS 未建模的算术结果只能用作预算，不是实际性能保证。

配套代码

下载包包含独立运行所需文件，使用 Python 标准库；这里验证机制和计算，不代表开发板测量结果。

运行本课机制与计算示例

查看完整代码：main.py
from fractions import Fraction


def main():
    width, height, fps = 1920, 1080, 30
    nv12 = width * height * Fraction(3, 2)
    rgb = width * height * 3
    # 明确假设：ISP 写 NV12；转换读 NV12/写 RGB；NPU 读 RGB。
    traffic = (nv12 * 2 + rgb * 2) * fps
    assert nv12 == 3110400 and rgb == 6220800
    assert traffic == 559872000
    print("NV12 bytes/frame", int(nv12), "RGB888 bytes/frame", rgb)
    print(
        "assumed DDR traffic MB/s",
        float(traffic / 10**6),
        "triple NV12 buffers MB",
        float(nv12 * 3 / 10**6),
    )
    print("不含 stride、缓存和总线开销；实际硬件可采用不同通路")


if __name__ == "__main__":
    main()
下载代码

在项目根目录执行；下载包解压后，在解压目录执行 python3 main.py。

cd 'content/posts/驱动、bootloader、文件系统/嵌入式SoC与接口/20-SRAM、DDR、带宽与延迟/code' && python3 main.py

延伸阅读

上一课：寄存器、地址空间与 MMIO · 下一课：Cache、一致性与可见性